產品列表PRODUCTS LIST
本文重點介紹近些(xie)年微波(bo)電路(lu)設(she)計取得的進(jin)步，這意味著現(xian)在采(cai)用硅芯片技(ji)術中(zhong)的低相位噪聲 VCO 可以覆蓋一個(ge)倍頻(pin)程(cheng)范圍(wei)
多年來，微波頻率生成使工程(cheng)師面臨嚴峻的挑戰(zhan)，不僅(jin)需(xu)(xu)要對模(mo)擬、數字、射頻(RF)和微波電(dian)子(zi)有(you)深(shen)入(ru)的了解，尤其(qi)是鎖相環(PLL)和壓控(kong)振蕩(dang)器(VCO)集成電(dian)路組件方(fang)面，還需(xu)(xu)要具備(bei)可調濾(lv)波、寬帶(dai)放大以及增益均(jun)衡等專業知識。
本文重(zhong)點介紹近(jin)些年微(wei)波(bo)(bo)電(dian)路設計取(qu)得的(de)進步，這意味著現在(zai)采用硅芯片(pian)技術中(zhong)的(de)低相(xiang)位噪聲 VCO 可(ke)(ke)(ke)以覆(fu)蓋一個倍頻(pin)(pin)(pin)(pin)程(cheng)(cheng)范(fan)(fan)圍(wei)(wei)。在(zai)這樣的(de) IC 上(shang)集成(cheng)輸出分頻(pin)(pin)(pin)(pin)器(qi)可(ke)(ke)(ke)以支持幾個低頻(pin)(pin)(pin)(pin)倍頻(pin)(pin)(pin)(pin)程(cheng)(cheng)范(fan)(fan)圍(wei)(wei)，輸出集成(cheng)倍頻(pin)(pin)(pin)(pin)器(qi)則支持單個 IC 生(sheng)成(cheng)高達 32 GHz 的(de)頻(pin)(pin)(pin)(pin)率(lv)。隨著小數 N 分頻(pin)(pin)(pin)(pin) PLL 頻(pin)(pin)(pin)(pin)率(lv)合成(cheng)器(qi)技術的(de)進步，現在(zai)微(wei)波(bo)(bo)頻(pin)(pin)(pin)(pin)率(lv)范(fan)(fan)圍(wei)(wei) rms 抖動可(ke)(ke)(ke)低至(zhi) 60fs，具備無限小的(de)頻(pin)(pin)(pin)(pin)率(lv)分辨率(lv)和(he)(he)極小的(de)雜散(san)信號。低插入損(sun)耗(hao)寬帶(dai)濾波(bo)(bo)器(qi)可(ke)(ke)(ke)以和(he)(he)這些集成(cheng) PLL/VCO IC 配合使用，以提高整個系統的(de)頻(pin)(pin)(pin)(pin)譜性能，大(da)大(da)降(jiang)低了微(wei)波(bo)(bo)和(he)(he)毫(hao)米波(bo)(bo)本地振蕩器(qi)帶(dai)來的(de)相(xiang)關挑(tiao)戰。
簡介
本(ben)地振蕩器(LO)是現代(dai)通信、汽車、工(gong)業和(he)儀(yi)器儀(yi)表(biao)應用(yong)中的(de)(de)關鍵組件。無(wu)(wu)論從基(ji)帶到 RF 實施上(shang)變頻還(huan)是反過(guo)來(lai)的(de)(de)下變頻，為汽車雷達、材(cai)料檢(jian)測應用(yong)生成(cheng)掃(sao)頻，或者(zhe)為上(shang)述應用(yong)電路(lu)的(de)(de)構建和(he)測試(shi)而開發儀(yi)器儀(yi)表(biao)，我(wo)們(men)生活的(de)(de)很(hen)多方面(mian)都存在 LO。電路(lu)和(he)工(gong)藝技(ji)術的(de)(de)進步已幫助降低了此(ci)類(lei)電路(lu)的(de)(de)成(cheng)本(ben)、復雜性(xing)和(he)面(mian)積；與(yu)過(guo)去需要更廣泛地混合使用(yong)有(you)源和(he)無(wu)(wu)源技(ji)術相比，現代(dai)集(ji)成(cheng)電路(lu)大(da)大(da)降低了 LO 的(de)(de)設計難度。
過去，適用(yong)于 GSM 等 2G 通信應用(yong)的(de)(de)(de)大部分(fen) LO 都使用(yong)與 ADI 公司(si)的(de)(de)(de) ADF4106 類(lei)似(si)的(de)(de)(de)整數(shu) N 分(fen)頻 PLL，以及窄(zhai)帶 T 封裝 VCO（例如 VCO190-1846T）。在(zai)大多(duo)數(shu)情(qing)況下(xia)，這(zhe)些 VCO 的(de)(de)(de)高(gao)品質因素(Q)使其非常易于滿足該(gai)嚴苛標(biao)準(zhun)下(xia)的(de)(de)(de)相位(wei)噪聲規格。那時的(de)(de)(de)手(shou)機一(yi)般只(zhi)支持(chi)一(yi)種無(wu)線標(biao)準(zhun)，標(biao)準(zhun)本身的(de)(de)(de)數(shu)據速率也有限（雖然 2G 網絡出(chu)色(se)的(de)(de)(de)覆蓋率幫助(zhu)手(shou)機獲得了廣泛的(de)(de)(de)市場認可）。基站 LO 一(yi)般是使用(yong)多(duo)種 IC 和 VCO 子模(mo)塊組(zu)合而成的(de)(de)(de)模(mo)塊，如圖 1 所示。
圖 1. 適用于無線通信的 LO 模塊。
對無線(xian)(xian)數據速率以及與(yu)不同(tong)的(de)全球無線(xian)(xian)標準兼容性(xing)的(de)需求不斷提高(gao)，促進了寬帶(dai)(dai) VCO 的(de)發展，與(yu)窄帶(dai)(dai) VCO 相比，寬帶(dai)(dai) VCO 有助于(yu)實現更寬的(de)頻率覆蓋范圍，支(zhi)持更多的(de)新(xin)可用(yong)頻譜。支(zhi)持這種數據吞吐量的(de)微波回(hui)程(cheng)網(wang)絡(luo)也(ye)承受著壓力(li)，需要(yao)支(zhi)持高(gao)階調制率，可針(zhen)對不同(tong)范圍和標準進行配(pei)置(zhi)，同(tong)時幫助網(wang)絡(luo)提供商降低工程(cheng)難度(du)，提高(gao)投資回(hui)報率。為了支(zhi)持這些網(wang)絡(luo)開發，典型的(de)信號分析儀使(shi)用(yong)了龐大笨重(zhong)的(de)釔鐵石榴(liu)石(YIG)振蕩器，以及使(shi)用(yong)類似技術(shu)的(de)笨重(zhong)濾波器。
VOC 改進
開發集成硅芯片微波 VCO 面臨的最大(da)技術挑戰是可用晶圓制(zhi)造(zao)工藝中(zhong)的 Q 值(zhi)(zhi)(zhi)有限。在許多(duo)情(qing)況下，繞線電感（用于(yu) T 封裝(zhuang) VCO 中(zhong)）的 Q 值(zhi)(zhi)(zhi)可能從數(shu)百的典型(xing)值(zhi)(zhi)(zhi)降至剛剛超過 10，因 Leeson 方(fang)程的限制(zhi)，Q 值(zhi)(zhi)(zhi)會嚴重影(ying)響相位噪聲(sheng)，根據此方(fang)程，相位噪聲(sheng) LPM（公(gong)式(shi) 1）與 VCO Q 值(zhi)(zhi)(zhi)成平(ping)方(fang)反(fan)比(bi)，和輸出(chu)頻率(lv)成平(ping)方(fang)正(zheng)比(bi)關(guan)系。
基(ji)(ji)于(yu)砷化鎵(GaAs)或鍺硅(SiGe)制造的(de)(de)寬帶單(dan)核 VCO 通過將(jiang) VCO 的(de)(de)調(diao)諧(xie)端口(kou)范圍(wei)(wei)從 5V（大(da)部分(fen)硅基(ji)(ji) PLL 電(dian)(dian)荷泵(beng)可(ke)(ke)用(yong)(yong)的(de)(de)典型(xing)電(dian)(dian)壓）擴(kuo)展(zhan)至(zhi) 15V、甚至(zhi) 30V 來解決(jue)范圍(wei)(wei)與噪(zao)聲的(de)(de)問題(ti)。這意味(wei)著，諧(xie)振(zhen)(zhen)器(qi) Q 可(ke)(ke)以(yi)(yi)保持(chi)不變，但擴(kuo)展(zhan)的(de)(de)變容(rong)二極管可(ke)(ke)調(diao)諧(xie)性(xing)可(ke)(ke)以(yi)(yi)提供(gong)更廣泛的(de)(de)調(diao)諧(xie)范圍(wei)(wei)，但不會惡化相位噪(zao)聲。這種(zhong)更高調(diao)諧(xie)范圍(wei)(wei)帶來的(de)(de)挑戰，可(ke)(ke)以(yi)(yi)通過使用(yong)(yong)有源低通濾波器(qi)以(yi)(yi)將(jiang)電(dian)(dian)荷泵(beng)電(dian)(dian)壓（典型(xing)值(zhi)為 5V）轉換為 15 V 或 30 V 來解決(jue)（參見圖 2 中 HMC733 的(de)(de)調(diao)諧(xie)范圍(wei)(wei)）。這些(xie)(xie)有源濾波器(qi)需(xu)要(yao)(yao)使用(yong)(yong)高壓低噪(zao)聲運(yun)算放大(da)器(qi)。所以(yi)(yi)，典型(xing)的(de)(de)微波 LO 將(jiang)由 PLL（如 ADF4106），運(yun)算放大(da)器(qi)以(yi)(yi)及(ji) GaAsVCO 組成，在很多情況下，還需(xu)要(yao)(yao)一個(ge)外(wai)部分(fen)頻(pin)器(qi)，將(jiang) VCO 信(xin)號分(fen)頻(pin)至(zhi) PLL 允許(xu)的(de)(de)最(zui)大(da)輸入(ru)頻(pin)率（對(dui)于(yu) ADF4106，為 6 GHz）。GaAs VCO 一般(ban)(ban)在 S 頻(pin)段和(he)更高頻(pin)段下運(yun)行，因為諧(xie)振(zhen)(zhen)器(qi)電(dian)(dian)路一般(ban)(ban)在 2GHz 以(yi)(yi)上提供(gong)最(zui)佳(jia)性(xing)能。設計電(dian)(dian)路板時(shi)更要(yao)(yao)格(ge)外(wai)小心，這需(xu)要(yao)(yao)熟(shu)知電(dian)(dian)源、模擬以(yi)(yi)及(ji) RF 和(he)微波領(ling)域專業知識。PLL 濾波器(qi)的(de)(de)設計及(ji)其性(xing)能仿(fang)真(zhen)都需(xu)要(yao)(yao)具備(bei)豐富(fu)的(de)(de)控制理論(lun)和(he)噪(zao)聲建(jian)模經(jing)驗，并(bing)且需(xu)要(yao)(yao)熟(shu)悉每個(ge)組件。完成這些(xie)(xie)任務(wu)所需(xu)的(de)(de)經(jing)驗并(bing)不容(rong)易(yi)獲(huo)得，一般(ban)(ban)只(zhi)有從事硬件設計工作(zuo)幾十年的(de)(de)資深人士才具備(bei)。
圖 2. HMC733 調(diao)諧范圍。
目(mu)前有(you)多種(zhong)技術(shu)可以解決低 Q 值問題。在類(lei)似 ADF4360 的(de)產品系列(lie)中，裸片（粘(zhan)接(jie)到焊盤(pan)上）表面焊線(xian)的(de) Q 值大(da)(da)約為 30。厚金屬電感也可以改善 Q 值，改進(jin)變容二極管 Q 也有(you)助于大(da)(da)幅提高諧振器 Q 值，從(cong)而進(jin)一(yi)步(bu)改善相位(wei)噪聲性(xing)能。適(shi)合制造高頻率 VCO 和 N 分頻器電路(lu)的(de) BiCMOS 工藝，以及用于開關(guan)各種(zhong)電容的(de) CMOS 邏輯電路(lu)，這些意味著(zhu)寬帶 PLL 和 VCO IC 切實可行，其小(xiao)巧的(de)尺寸和更(geng)寬的(de)頻率范圍(wei)則(ze)使其迅速(su)得(de)到無線(xian)市場(chang)的(de)認可。
許多寬帶(dai) LO 都采用(yong)了這(zhe)種方法。覆(fu)蓋整個倍頻(pin)(pin)(pin)范(fan)(fan)圍的(de)(de) VCO 很有優(you)勢，這(zhe)是因(yin)為一(yi)組分頻(pin)(pin)(pin)器(qi)可生成的(de)(de)頻(pin)(pin)(pin)率范(fan)(fan)圍只受 低可用(yong) VCO 頻(pin)(pin)(pin)率和(he)最高可用(yong)分頻(pin)(pin)(pin)比(bi)限制。采用(yong)硅(gui)芯片工(gong)藝的(de)(de) VCO 設計取得了重 大突破，通過開(kai)關不同的(de)(de)電(dian)容組，可以將 VCO 范(fan)(fan)圍劃分為多個子頻(pin)(pin)(pin)段(duan)。這(zhe)支(zhi)持(chi)(chi)實(shi)現(xian)更廣(guang)泛的(de)(de)頻(pin)(pin)(pin)率覆(fu)蓋范(fan)(fan)圍，無(wu)需(xu)通過降低振(zhen)蕩器(qi)諧振(zhen)器(qi) Q 值來犧牲相位(wei)噪聲(sheng)，同時支(zhi)持(chi)(chi)使(shi)用(yong)電(dian)壓較低的(de)(de)電(dian)荷泵，所以無(wu)需(xu)使(shi)用(yong)額外的(de)(de)運算放大器(qi)，其(qi)需(xu)要(yao)更高的(de)(de)電(dian)源電(dian)壓軌。進(jin)一(yi)步改善可將 VCO 頻(pin)(pin)(pin)段(duan)的(de)(de)數(shu)量從(cong)(cong)數(shu)十(shi)個增加到(dao)數(shu)百個，甚(shen)至在(zai)單(dan)片 IC 上開(kai)發其(qi)他(ta)單(dan)獨(du)的(de)(de)重疊 VCO 內核(he)（按需(xu)進(jin)行開(kai)關），從(cong)(cong)而進(jin)一(yi)步優(you)化相位(wei)噪聲(sheng)，例如 ADF4371（圖(tu) 3）。從(cong)(cong)圖(tu) 2 中 HMC733 的(de)(de)單(dan)核(he) VCO 與圖(tu) 3 的(de)(de) ADF4371 的(de)(de)多頻(pin)(pin)(pin)段(duan) VCO 之間，可以看出明顯(xian)的(de)(de)不同。
圖 3. ADF4371 頻率(lv)與 VTUNE 的關系(xi)。
從圖(tu) 2 的(de)(de)頻率與(yu) VTUNE 關(guan)系圖(tu)中(zhong)(zhong)可以(yi)看出，HMC733 調(diao)諧電(dian)壓(ya)與(yu)輸(shu)出頻率成正(zheng)比，而在圖(tu) 3 中(zhong)(zhong)，調(diao)諧電(dian)壓(ya)基本上在 VTUNE 的(de)(de) 1.65V 目標(biao)值(zhi)的(de)(de)幾(ji)百(bai)毫(hao)瓦以(yi)內(nei)(nei)。智(zhi)能頻段(duan)選擇邏輯或自動校(xiao)準電(dian)路意味著用戶(hu)無需針對頻率開發(fa)頻段(duan)查找(zhao)表，且存在足夠裕(yu)量(liang)，可以(yi)保證在電(dian)源電(dian)壓(ya)范圍，尤其是溫(wen)度電(dian)壓(ya)范圍內(nei)(nei)可靠運行(xing)。
PLL 改進
實現更高的數據速(su)率(lv)(lv)需要具有更低的向量誤差調制(EVM)速(su)率(lv)(lv)（圖(tu)(tu) 4），這(zhe)主要取決于窄帶(dai)無線(xian)應用中 PLL 頻(pin)(pin)(pin)率(lv)(lv)合成器(qi)(qi)的帶(dai)內(nei)相位噪(zao)聲貢獻(xian)；使用 200kHz 信道柵提供 1.8GHz 輸出需要很(hen)高的 N(9000)，因而 N 分頻(pin)(pin)(pin)器(qi)(qi)的 20log(N)貢獻(xian)會(hui)在頻(pin)(pin)(pin)段內(nei)產生嚴重影響(xiang)。高階調制速(su)率(lv)(lv)（例如(ru) 64QAM）需要更低的 EVM，這(zhe)會(hui)推動開發、采用和(he)(he)部署小(xiao)數 N 分頻(pin)(pin)(pin)頻(pin)(pin)(pin)率(lv)(lv)合成器(qi)(qi)，比如(ru) ADF4153A 和(he)(he) ADF4193,這(zhe)會(hui)使信道柵與 PFD 頻(pin)(pin)(pin)率(lv)(lv)無關，從而大幅降低帶(dai)內(nei)噪(zao)聲。將 ADF4106 和(he)(he) ADF4153A 進行比較(jiao)（比較(jiao)圖(tu)(tu) 5 和(he)(he)圖(tu)(tu) 6），可以(yi)明顯看出這(zhe)一優勢，在 1kHz 頻(pin)(pin)(pin)偏下，帶(dai)內(nei)噪(zao)聲從–90dBc/Hz 降至–105dBc/Hz。我們使用 ADIsimPLL™來計(ji)算，它可以(yi)對(dui) ADI 公司的所有 PLL 產品進行了仿真(zhen)。
圖 4. 相位誤差 QPSK。
圖 5. 帶 VCO-1901846T 的整數 N 分頻(pin) ADF4106。
圖 6. 帶 VCO-1901846T 的小(xiao)數 N 分(fen)頻(pin) ADF4153A。
小(xiao)(xiao)數(shu) N 分(fen)頻(pin)(pin)(pin)還具有(you)額外的優勢，由(you)于(yu)(yu) PFD 頻(pin)(pin)(pin)率(lv)(lv)(lv)(lv)(lv)更(geng)(geng)高，支持的環路帶寬更(geng)(geng)寬，因(yin)此(ci)鎖定時間更(geng)(geng)短。利用多(duo)個電(dian)荷泵失(shi)調(diao)電(dian)流(liu)和(he)∑-?擾動功能，可(ke)將小(xiao)(xiao)數(shu) N 雜(za)散降(jiang)低(di)到(dao)可(ke)接受的水平。ADF4193 和(he) ADF4153A 分(fen)別支持 26MHz 和(he) 32MHz PFD 頻(pin)(pin)(pin)率(lv)(lv)(lv)(lv)(lv)，更(geng)(geng)高的 PFD 頻(pin)(pin)(pin)率(lv)(lv)(lv)(lv)(lv)也允(yun)許用戶進一步降(jiang)低(di) N，由(you)于(yu)(yu)整(zheng)數(shu)邊(bian)界雜(za)散(IBS)的發生(sheng)(sheng)率(lv)(lv)(lv)(lv)(lv)和(he)影響(xiang)較(jiao)小(xiao)(xiao)，因(yin)此(ci)可(ke)進一步改善(shan)(shan) EVM 并簡化頻(pin)(pin)(pin)率(lv)(lv)(lv)(lv)(lv)規劃(hua)。ADF4371 采(cai)用的最新(xin) PLL 拓撲支持高達(da) 160MHz 的 PFD 頻(pin)(pin)(pin)率(lv)(lv)(lv)(lv)(lv)。小(xiao)(xiao)數(shu) N 分(fen)頻(pin)(pin)(pin)器件頻(pin)(pin)(pin)率(lv)(lv)(lv)(lv)(lv)分(fen)辨(bian)率(lv)(lv)(lv)(lv)(lv)的改善(shan)(shan)（小(xiao)(xiao)數(shu)調(diao)制器從(cong) 12 位(wei)分(fen)辨(bian)率(lv)(lv)(lv)(lv)(lv)增(zeng)加到(dao) 39 位(wei)分(fen)辨(bian)率(lv)(lv)(lv)(lv)(lv)）也意味著(zhu) PLL 可(ke)用于(yu)(yu)生(sheng)(sheng)成幾乎所有(you)分(fen)辨(bian)率(lv)(lv)(lv)(lv)(lv)達(da)到(dao)毫赫(MHz)，且精(jing)度*的頻(pin)(pin)(pin)率(lv)(lv)(lv)(lv)(lv)。
圖 7. ADF4371。
過去，使(shi)(shi)用(yong)小數(shu) N 分(fen)頻(pin)器(qi)件遇(yu)到的(de)(de)主要阻礙在于(yu)(yu)存在很高的(de)(de)小數(shu)雜散，這些雜散由∑-?調制器(qi)生成(cheng)(cheng)，會降(jiang)低頻(pin)譜(pu)純度，因此(ci)需要工程(cheng)師付出(chu)更多努(nu)力，以(yi)減少或(huo)消(xiao)除(chu)其影(ying)響。由于(yu)(yu) ADF4371 具有較低的(de)(de)小數(shu)雜散，并(bing)且沒有整(zheng)(zheng)數(shu)邊界，所以(yi)干凈頻(pin)譜(pu)意味著可以(yi)花費(fei)更少時間來(lai)研(yan)究、調試，或(huo)者從(cong)一定程(cheng)度上消(xiao)除(chu)了(le)這些煩人的(de)(de)頻(pin)率生成(cheng)(cheng)偽影(ying)帶(dai)來(lai)的(de)(de)影(ying)響。較低的(de)(de)帶(dai)內整(zheng)(zheng)數(shu)邊界雜散(–55dBc)意味著一旦經 PLL 濾波(bo)器(qi)濾波(bo)，雜散就可以(yi)得到有效衰減。例如(ru)(ru)，如(ru)(ru)果將 40kHz 濾波(bo)器(qi)用(yong)于(yu)(yu) 400 kHz 信(xin)道柵，那(nei)么濾波(bo)器(qi)提供 35dB 衰減意味著距(ju)離整(zheng)(zheng)數(shu)邊界最近信(xin)道的(de)(de)雜散為–90dBc。能夠使(shi)(shi)用(yong)高達 160MHz 的(de)(de)高 PFD 頻(pin)率意味著整(zheng)(zheng)數(shu)邊界出(chu)現的(de)(de)幾(ji)率更低，相(xiang)比使(shi)(shi)用(yong) 32MHz PFD 頻(pin)率，使(shi)(shi)用(yong) 160MHz PFD 頻(pin)率時，其幾(ji)率低 5 倍。
由于 PFD 頻(pin)(pin)率(lv)和頻(pin)(pin)率(lv)分辨率(lv)的(de)提高(gao)，PLL 品質因數(shu)(FOM)也有顯(xian)著(zhu)提升，例(li)如從(cong) ADF4153 的(de)–216dBc/Hz 提高(gao)到 ADF4371 的(de)–233dBc/Hz（小(xiao)數(shu)模式(shi)）。將(jiang)圖 5 和圖 7 中的(de) ADIsimPLL 曲線進(jin)行比較，ADF4106 在整數(shu)模式(shi)下(xia)，采用(yong) 200kHz PFD 頻(pin)(pin)率(lv)設(she)置，10kHz 環(huan)路(lu)(lu)帶寬，生成(cheng) 1.85GHz 輸(shu)出，而 ADF4371 則采用(yong) 160MHz PFD 頻(pin)(pin)率(lv)設(she)置，150kHz 環(huan)路(lu)(lu)帶寬。可以看出，在 1kHz 頻(pin)(pin)偏(pian)時存在 20dB 的(de)差(cha)異，PLL 頻(pin)(pin)率(lv)合成(cheng)器技(ji)術取得明顯(xian)進(jin)步。
同時可(ke)以看出(chu)，存在(zai)著(zhu) 1ps 和(he)(he) 51fs 的(de)(de)(de)集成 rms 相(xiang)(xiang)位抖動的(de)(de)(de)差異。值(zhi)得注意的(de)(de)(de)是(shi)，與(yu)過(guo)(guo)去由電感(gan) Q 決(jue)定 rms 噪(zao)(zao)聲(sheng)性(xing)能(neng)相(xiang)(xiang)比，帶(dai)(dai)內(nei)噪(zao)(zao)聲(sheng)的(de)(de)(de)大(da)幅改善（通(tong)(tong)過(guo)(guo)低 FOM 和(he)(he)小(xiao)數 N 分頻實現）允許用(yong)(yong)戶將環路(lu)濾波器帶(dai)(dai)寬增(zeng)加(jia)至(zhi) 150kHz，從而抑制(zhi)此帶(dai)(dai)寬內(nei)的(de)(de)(de) VCO 噪(zao)(zao)聲(sheng)，并降低 10kHz 至(zhi) 100kHz 范圍內(nei)的(de)(de)(de)惡(e)化，后者一般決(jue)定 rms 噪(zao)(zao)聲(sheng)。為實現這一帶(dai)(dai)內(nei)相(xiang)(xiang)位噪(zao)(zao)聲(sheng)的(de)(de)(de)改善目標，采(cai)用(yong)(yong)更高(gao)規(gui)格的(de)(de)(de) PLL 頻率參考(kao)源至(zhi)關重要，通(tong)(tong)過(guo)(guo)改進此類(lei)方法的(de)(de)(de)性(xing)能(neng)和(he)(he)靈活性(xing)，大(da)多數用(yong)(yong)戶都能(neng)接受這種權衡考(kao)量方案(an)。在(zai)某些情況(kuang)下，新型小(xiao)數 N 分頻 PLL 提供的(de)(de)(de)更低帶(dai)(dai)內(nei)噪(zao)(zao)聲(sheng)可(ke)以和(he)(he)使用(yong)(yong)偏(pian)移或轉換環路(lu)的(de)(de)(de) PLL 的(de)(de)(de)結果相(xiang)(xiang)匹敵，后者在(zai) VCO 至(zhi) PFD 的(de)(de)(de)反饋路(lu)徑中使用(yong)(yong)了混頻器，可(ke)大(da)大(da)簡(jian)化要求嚴苛應用(yong)(yong)的(de)(de)(de)頻率生(sheng)成。
ADF4371VCO 的(de)基(ji)波(bo)(bo)頻(pin)率(lv)(lv)范圍(wei)(wei)為 4GHz 至 8GHz，這是考慮了制造設備所(suo)使(shi)用(yong)的(de) SiGe 工(gong)藝(yi)的(de) VCO 相位(wei)噪(zao)聲(sheng)性能的(de)最佳點。為了生成更高頻(pin)率(lv)(lv)，我們使(shi)用(yong)了倍(bei)(bei)(bei)(bei)頻(pin)器(qi)(qi)。通過(guo)重新(xin)設計 VCO 來實現雙倍(bei)(bei)(bei)(bei)頻(pin)率(lv)(lv)范圍(wei)(wei)存在一(yi)(yi)定問題，因為噪(zao)聲(sheng)的(de)降(jiang)低(di)幅(fu)度(du)高于通過(guo)擴展 VCO 的(de)頻(pin)率(lv)(lv)范圍(wei)(wei)所(suo)預期的(de) 6dB。所(suo)以，采(cai)用(yong)了倍(bei)(bei)(bei)(bei)頻(pin)器(qi)(qi)，它將(jiang)(jiang) VCO 范圍(wei)(wei)從 8GHz 擴展到 16GHz，還采(cai)用(yong)了四(si)倍(bei)(bei)(bei)(bei)頻(pin)器(qi)(qi)，將(jiang)(jiang) 4GHz 至 8GHz 的(de) VCO 范圍(wei)(wei)擴展到 16GHz 至 32GHz。在每種情(qing)況下(xia)，倍(bei)(bei)(bei)(bei)頻(pin)器(qi)(qi)都(dou)會(hui)帶來一(yi)(yi)些頻(pin)率(lv)(lv)噪(zao)聲(sheng)，包(bao)括 VCO 饋通，以及 2×、3×和 5×VCO 頻(pin)率(lv)(lv)。為了降(jiang)低(di)濾波(bo)(bo)要求(qiu)，每個(ge)倍(bei)(bei)(bei)(bei)頻(pin)器(qi)(qi)電(dian)路都(dou)包(bao)含跟蹤濾波(bo)(bo)器(qi)(qi)，以調諧輸(shu)(shu)出，最大限度(du)提(ti)高了所(suo)需頻(pin)率(lv)(lv)與(yu)頻(pin)率(lv)(lv)噪(zao)聲(sheng)的(de)功效比。雙倍(bei)(bei)(bei)(bei)輸(shu)(shu)出的(de)次諧波(bo)(bo)抑制一(yi)(yi)般低(di)至 45dB，四(si)部輸(shu)(shu)出則低(di)至 35dB。
寬帶工作
從之前所示的(de)窄(zhai)帶示例中，可以看(kan)出新型(xing) PLL/VCO 技(ji)術優勢明顯(xian)，但與使用 HMC733VCO 的(de) HMC704PLL 生成寬帶頻率相比，使用 ADF4371 還可以更進(jin)一步改善(shan)。用戶使用分立(li)式解決方案時面臨諸多挑戰(zhan)，其目(mu)標是生成 20GHz 至 29GHz 的(de)干凈可變 LO。
首先，HMC733VCO 的(de)輸出(chu)功(gong)率必須在板上分(fen)配，并分(fen)頻(pin)至適合 HMC704 的(de)頻(pin)率，所以必須使用外部(bu)分(fen)頻(pin)器（如(HMC492)，將 10GHz 至 14.5GHz 范圍分(fen)頻(pin)至 HMC704 允許的(de) 5GHz 至 7.25GHz。
然后，必須使用倍頻器（如 HMC576）將 10GHz 至(zhi) 15GHz 頻率范圍倍增至(zhi) 20GHz 至(zhi) 30GHz。
需(xu)要使用(yong)有源(yuan)低通濾波(bo)器(qi)來生(sheng)成(cheng) HMC733 所需(xu)的調諧(xie)電(dian)壓(ya)。本示(shi)例使用(yong) ADA4625-1。這也要求(qiu)運算(suan)放大器(qi)的電(dian)源(yuan)電(dian)壓(ya)高到足(zu)以生(sheng)成(cheng)所需(xu)的調諧(xie)調壓(ya)（在(zai)本例中(zhong)，為 15 V）。
調諧靈(ling)敏度的變化必須在(zai)整個 VCO 頻率(lv)范圍內進(jin)行補償。這通(tong)常通(tong)過(guo)調節電(dian)荷泵(beng)電(dian)流，以保持電(dian)荷泵(beng)增(zeng)益(yi)和(he) VCO 增(zeng)益(yi)的乘積來實現。
HMC576 倍頻器之后的(de)(de) VCO 饋(kui)通約(yue)為(wei)–20dBc。ADF4371 的(de)(de)調諧(xie)濾(lv)波器會將倍頻器產生的(de)(de)不必(bi)要的(de)(de)頻率抑制在 35 dBc。這(zhe)大(da)大(da)簡化了后續濾(lv)波。
圖(tu) 8. 分立式 PLL/VCO 倍(bei)頻器解決方案。
相比之下，ADF4371 PLL/VCO 開(kai)箱(xiang)即用(yong)，只需使(shi)用(yong)一個高品質的(de)(de)(de)(de)外部參考頻率(lv)源，即可生成(cheng)(cheng)此頻率(lv)。可以復制 EV-ADF4371SD2Z 的(de)(de)(de)(de)布局，同(tong)時復制相應的(de)(de)(de)(de)電源管(guan)理解(jie)決方案。環路(lu)(lu)濾波器(qi)的(de)(de)(de)(de)設計(ji)也(ye)(ye)會明(ming)(ming)顯(xian)簡化，因為(wei)(wei)(wei)不需要(yao)最終用(yong)戶補償靈敏(min)度(kV)的(de)(de)(de)(de)變化，也(ye)(ye)無(wu)(wu)需使(shi)用(yong)有源濾波器(qi)元件(jian)(jian)。用(yong)戶無(wu)(wu)需花(hua)費(fei)數(shu)周時間來(lai)(lai)選(xuan)擇器(qi)件(jian)(jian)，也(ye)(ye)無(wu)(wu)需花(hua)費(fei)大量時間來(lai)(lai)為(wei)(wei)(wei)每(mei)個分立式(shi)組件(jian)(jian)構建仿(fang)真(zhen)模(mo)型，他們可以直接使(shi)用(yong) ADIsimPLL 來(lai)(lai)設計(ji)和(he)(he)仿(fang)真(zhen)預(yu)期(qi)的(de)(de)(de)(de)性(xing)能，并通過(guo) ADF4371 評估板來(lai)(lai)評估獲(huo)取準確(que)的(de)(de)(de)(de)預(yu)期(qi)結果，因為(wei)(wei)(wei)評估結果與仿(fang)真(zhen)性(xing)能非常接近。更(geng)少(shao)的(de)(de)(de)(de)組件(jian)(jian)數(shu)量和(he)(he)更(geng)高的(de)(de)(de)(de)集成(cheng)(cheng)水平能夠大幅(fu)改善系(xi)統的(de)(de)(de)(de)尺寸和(he)(he)重量，此外，也(ye)(ye)會大幅(fu)改善系(xi)統性(xing)能，計(ji)算得出(chu)的(de)(de)(de)(de) ADF4371 集成(cheng)(cheng) rms 抖動為(wei)(wei)(wei) 60fs，而(er)分立式(shi)解(jie)決方案的(de)(de)(de)(de)抖動為(wei)(wei)(wei) 160fs。從(cong)圖(tu) 9 可以看(kan)出(chu)，組件(jian)(jian)數(shu)量和(he)(he)電路(lu)(lu)板面(mian)積均明(ming)(ming)顯(xian)節省，如(ru)果不包括必要(yao)的(de)(de)(de)(de)退耦電容和(he)(he)其他所需的(de)(de)(de)(de)無(wu)(wu)源器(qi)件(jian)(jian)，有源器(qi)件(jian)(jian)和(he)(he)功率(lv)分路(lu)(lu)器(qi)的(de)(de)(de)(de)總(zong)面(mian)積相當于(yu) 96mm2，而(er) ADF4371 僅 49mm2。用(yong)戶也(ye)(ye)可以根據需要(yao)為(wei)(wei)(wei) VCO 選(xuan)擇 3.3V 電源，以節省功率(lv)。
圖(tu) 9. ADF4371 框圖(tu)。
在(zai)基波 VCO 模(mo)式下，ADF4371 的頻譜純度達到最(zui)高，無用(yong)雜散（非帶內）僅限于 VCO 諧(xie)波。對(dui)于許多(duo)轉換器時鐘應用(yong)，方波本(ben)身的特性(xing)不會造成問題，可能(neng)確實合乎需要，但對(dui)于儀器儀表應用(yong)來說(shuo)，寬(kuan)帶雜散頻率一(yi)般必須低于 50dBc。可調(diao)諧(xie)波濾(lv)(lv)波器可幫助(zhu)消除這些諧(xie)波，專門(men)設計的 ADMV8416/ADMV8432 非常適(shi)合對(dui) ADF4371 的輸出進行濾(lv)(lv)波。
ADMV8432 是一(yi)款可調諧帶(dai)通濾(lv)波器(qi)，指(zhi)中心(xin)工作(zuo)頻(pin)率(lv)(lv)范圍為(wei)(wei)(wei) 16GHz 至 32Ghz，典(dian)(dian)型(xing) 3dB 帶(dai)寬為(wei)(wei)(wei) 18%，典(dian)(dian)型(xing)插(cha)入損(sun)(sun)耗為(wei)(wei)(wei) 9dB，寬帶(dai)抑(yi)制大于(yu) 30dB，專為(wei)(wei)(wei)配(pei)合 ADF4371 四(si)倍(bei)頻(pin)器(qi)輸出(chu)使用而設計(ji)。ADMV8416 也是一(yi)款可調諧帶(dai)通濾(lv)波器(qi)，工作(zuo)頻(pin)率(lv)(lv)范圍為(wei)(wei)(wei) 7GHz 至 16GHz，典(dian)(dian)型(xing) 3dB 帶(dai)寬為(wei)(wei)(wei) 16%，典(dian)(dian)型(xing)插(cha)入損(sun)(sun)耗為(wei)(wei)(wei) 8dB，寬帶(dai)抑(yi)制大于(yu) 30dB，可配(pei)合 ADF4371 倍(bei)頻(pin)器(qi)輸出(chu)使用。
圖 10. ADF4371 20 GHz 輸出。
圖 11. 使用(yong) ADMV8432 濾波器的 ADF4371 20 GHz 輸出。
ADMV8416/ADMV8432 均采用雙(shuang)重疊頻段結(jie)構，帶內部(bu)(bu) RF 開關，可以(yi)實現更寬的(de)頻率覆蓋范圍，同時保(bao)持出(chu)色(se)的(de)抑制(zhi)性能。頻段選擇通過對(dui)所(suo)需的(de)電平(ping)轉(zhuan)換(huan)器實施數字邏輯(ji)控制(zhi)來(lai)實現。電平(ping)轉(zhuan) 換(huan)器確保(bao)內部(bu)(bu) RF 開關會進行相應(ying)的(de)偏置，以(yi)獲得高于(yu)+34dBm 的(de)最(zui)佳(jia)輸(shu)入三(san)階交調截點(IIP3)。
在每個工(gong)作頻段內，可調諧濾(lv)波器通(tong)過 0V 至 15V 的模擬控(kong)制(zhi)電(dian)(dian)壓(ya)進行控(kong)制(zhi)，消耗的電(dian)(dian)流不到 1µA。這種控(kong)制(zhi)電(dian)(dian)壓(ya)一般通(tong)過 DAC 和運(yun)算放大(da)器驅(qu)動電(dian)(dian)路生(sheng)成。例如 AD5760DAC 后接 ADA4898 運(yun)算放大(da)器，可以為(wei)濾(lv)波器提供(gong)相對(dui)較快的調諧速度(du)和低(di)噪聲驅(qu)動電(dian)(dian)壓(ya)。如果(guo)調諧速度(du)不太重要，則可以將 DAC 直接驅(qu)動至濾(lv)波器的調諧端口。
考慮到(dao)這些模(mo)擬調諧(xie)(xie)濾(lv)(lv)波器(qi)(qi)的(de)性能指標，可以在(zai)犧(xi)牲少量輸出(chu)功率(lv)(lv)的(de)情況(kuang)下(xia)，去除 ADF4371 頻(pin)率(lv)(lv)合成(cheng)器(qi)(qi)倍頻(pin)器(qi)(qi)和(he)四倍頻(pin)器(qi)(qi)輸出(chu)中的(de)無(wu)用(yong)諧(xie)(xie)波成(cheng)分。雖(sui)然為了解決插入(ru)損耗問題，可能需要額(e) 外(wai)的(de)放大級，但濾(lv)(lv)波器(qi)(qi)一般比分立式開關組解決方案要小，尤其(qi)在(zai)需要寬帶可調諧(xie)(xie)性的(de)情況(kuang)下(xia)。此外(wai)，頻(pin)率(lv)(lv)合成(cheng)器(qi)(qi)的(de)雜散電平在(zai)濾(lv)(lv)波前一般為–35dBc，濾(lv)(lv)波后可以達到(dao)–55dBc。未(wei)濾(lv)(lv)波且 未(wei)使用(yong)的(de)輸出(chu)的(de)耦合可能會(hui)影響饋(kui)通(tong)，構建(jian)模(mo)型時應該(gai)非常小心，以實現濾(lv)(lv)波器(qi)(qi) IC 的(de)全阻帶抑制(zhi)。
結論
隨(sui)著相(xiang)關(guan)工藝(yi)、電路和封(feng)裝(zhuang)技(ji)術(shu)的(de)(de)各種(zhong)創新，頻率(lv)生成技(ji)術(shu)不斷發(fa)展，能夠為用(yong)戶提(ti)(ti)供比以前的(de)(de)分(fen)立式解決方案的(de)(de)體(ti)積更小(xiao)、功能和性能更出色的(de)(de)解決方案。寬(kuan)帶頻率(lv)工作趨(qu)勢推動了新款 IC 的(de)(de)開(kai)發(fa)，即(ji)覆蓋多個倍頻率(lv)，頻率(lv)范圍高達(da) 32GHz。寬(kuan)帶 PLL/VCO 提(ti)(ti)供了很高的(de)(de)靈(ling)活性和簡潔(jie)性，可以幫(bang)助(zhu)最終用(yong)戶大幅縮短(duan)設(she)計時間和加(jia)快(kuai)上(shang)市時間。
對頻譜純(chun)度的(de)需求推動(dong)濾波(bo) IC 不(bu)斷創新，這些 IC 與新開發的(de)頻率合(he)成(cheng)器 IC 配(pei)合(he)使(shi)(shi)用，可以提供現代無線應用所需的(de)低相位(wei)噪(zao)聲和(he)高頻譜純(chun)度毫米(mi)波(bo)信號源。用戶(hu)可以使(shi)(shi)用免(mian)費的(de)仿真工(gong)具 ADIsimPLL 來(lai)評估(gu)和(he)比較 PLL 性(xing)能，還(huan)可以使(shi)(shi)用簡單易用、具有直觀界面的(de)快速行為模型(xing)幫助進行組件選型(xing)。這款(kuan)工(gong)具為設計工(gong)程(cheng)師節省了(le)大量(liang)時間，使(shi)(shi)他們無需構建大量(liang)不(bu)同領域的(de)數學模型(xing)來(lai)預測性(xing)能。
如有(you)侵權請聯系刪除。
在線客服